定义：同步计数器是一种计数器，其中时钟信号被同时向计数器电路中存在的每个触发器提供给。更具体地，我们可以说每个触发器与时钟输入同步触发。
不像异步柜台如果使用单独的时钟脉冲来触发触发器，则使用单个时钟脉冲触发同步计数器中的所有触发器。
我们知道设计异步计数器很容易，那么设计同步计数器背后的原因是什么。此问题的答案是异步计数器对最大工作频率有一个限制。
因此，为了克服这一限制，设计了同步计数器，其中提供了同步时钟。由于同步时钟，输出与输入时钟同步。
同步导致每个输出位在同一个时钟信号的同时发生变化。从而消除波纹效应和传播延迟。
同步计数器的电路和操作
下图显示了一个3位同步计数器:
该电路由3个J-K触发器和2个与门组成。同时提供用于触发触发器的时钟信号。
这里值得注意的是，只有触发器A的输入端具有有源高信号，因此它在每个时钟输入端的下降边缘进行切换。
此外，触发器B的输入将通过和门提供，其输出将依赖于之前的触发器(在本例中为B)的输入和输出。只有当触发器A的输出高时，栅极才会打开并使触发器B切换。
类似地，触发器C的输入将是2的输出nd和门。因此，触发器C只在A门发生切换时才发生切换2将在。和一个2只会开的情况下输出A1和触发器B一样，将会很高。
现在让我们考虑一个3位同步计数器来理解同步计数器执行的操作:
在开始时，触发器被设置为0，因此所有三个触发器的输出即，问C问B问一个将达到000。然而，在第一个时钟脉冲的下降沿，触发器A的输出从0切换到1。但是触发器B和触发器C的输出端不会发生变化，因为这两个触发器的输入端在下一个时钟脉冲到达之前都是0。
因此，在应用第一个时钟脉冲时，触发器的输出即，问C问B问一个将达到001。
现在进一步在2之前nd时钟脉冲，触发器A和B的输入均为1。这是因为门A的输出1是很高的。所以，在2的下降边nd时钟脉冲时，触发器A和触发器B的输出将再次切换。
因此，这将导致触发器A，从1到0和触发器B的输出变化，从0到1。
因此，现在的输出将是010。因此，这导致关闭栅极a1和一个2。
当3理查德·道金斯施加时钟脉冲，在其下降边缘，再次触发触发器的输出。这就使A门打开1。由于这个门A2也将打开，因此输出将是011。
在4时进一步移动th采用时钟脉冲，电路中3个触发器的输入均为高电平。因此，4th触发器将切换所有触发器的输出，从而改变Q一个和问B到0和qC为1。因此，这个特定时钟脉冲的总输出将是100.。
这将导致闸A的关断1和一个2。因此，当下一个时钟脉冲到达时，在第5个时钟脉冲的下降沿，触发器A的输出将再次从0切换到1。所以,现在问C问B问一个将达到101。但是，这也将导致开启的一个1和一个2。
所以,当6th时钟脉冲应用，然后在其下降边缘触发器A从1切换到0。而且触发器B的输入也很高，因此它的输出在0到1之间切换。因此，在这种情况下，问C问B问一个将达到110。
这一过程以这种方式继续，并在8的下降边缘th时钟脉冲，所有触发器的输出问C问B问一个将重置为000。
在同步计数器的情况下，它是值得注意的，即电路中的所有触发器的重置发生在同一时间。因此，计数器的稳定时间等同于电路中每个触发器的传播延迟时间。
因此，同步计数器可以用高频的时钟信号操作。
3位同步计数器时序图
因此，由以上解释可知，3位同步计数器的真值表为:
同时，这里的图显示了同步计数器的时序图:
在本文中，我们已经讨论了3位同步柜台。然而，通过简单地补充电路中的每个触发器的输出端子，可以设计一个下计数器。
发表评论