定义：异步计数器是那些计数器不要在同时计时操作。在异步计数器中，仅使用时钟脉冲在外部时钟脉冲在外部时钟，而连续触发器的时钟输入将是来自先前触发器的输出。
这意味着只有单个时钟脉冲在柜台的布置中也不是驱动所有触发器。
异步计数器也称为纹波计数器，并且通过连续的尾端触发触发器的连续组合形成。它被称为所以因为一个触发器输出之间的数据纹波到下一个触发器的输入。
在知道异步计数器之前，必须知道什么是柜台？所以让我们首先了解柜台的基本思想。
什么是柜台？
计数器是数字系统最有用的部分之一。柜台是一个顺序电路这保持了计算在其输入端提供的时钟脉冲数的能力。
计数器的输出显示了特定的状态序列。这是因为在应用时钟输入中，脉冲的间隔是已知的并且固定的。因此，可以用来确定时间并因此的发生频率。
以预定方式的一组触发器的布置形成二元计数器。所应用的时钟脉冲由计数器计数。
我们知道，触发器有两个可能的状态，因此对于N触发器将会有2N州数量和许可证计算0到2N- 1。
计数器是两种类型 -异步和同步计数器。
在此部分中，我们将讨论异步计数器。
异步计数器的电路和操作
下面给出的图显示了3位异步计数器的电路图：
在这里，我们可以清楚地看到，3个负边缘触发的触发器依次连接，其中一个触发器的输出提供为下一个触发器的输出。输入时钟脉冲在该布置中最低的重要或最初的最触发器中施加。
此外，在触发器的J和K输入端子处提供逻辑高信号i.，1。因此，将在应用时钟输入的负转换处实现切换。
现在让我们看看3位异步计数器的时序图：
最初在应用时钟输入时LSB触发器即，a然后输出q一种在时钟脉冲的下降沿，将从0变为1。正如我们在下降沿的时钟脉冲的第一次计数，q一种从0到1切换。
进一步问：一种只有在接收到时钟输入的另一个下降沿时，才能将其状态为1并从1到0切换。再一次Q.一种在输入时钟脉冲的下一个下降沿将0到1切换到1。
如我们已经讨论的那样，只有第一个触发器触发外部时钟信号。因此，现在触发器A的输出将充当触发器B的时钟输入，外部时钟信号不会影响QB.。
因此，进一步切换QB.将取决于q的下降沿一种信号。
因此，正如我们在Q的时序图中可以清楚地看到B.仅在Q的下降沿进行切换一种信号。并且时钟输入信号不会影响触发器B的输出。
此外，对于触发器C，时钟输入现在将是触发器B中的输出，QB.。所以，输出QC将根据Q的过渡B.。
我们可以在第一次Q的图表中看到C仅在Q的第一个下降沿切换到1B.信号。并保持状态直到它到达Q的下一个下降沿B.。
因此，通过这种方式，我们可以说我们并不同时为异步计数器中的所有触发器提供一个时钟输入。
现在这个问题是由此产生的计数器如何计算状态的数量？
基本上，状态的数量取决于电路中使用的触发器的数量。
一个3个触发器安排计数器可以将其统计到23.- 1IE。，8-1 = 7.。让我们通过下面给出的真相表来理解这一点：
正如我们最初的那样，所有3个触发器的输出为0.但随着我们进一步移动，那么我们看到在时钟输入的第一个下降沿，q一种是1，而qB.问：C是0，从而为时钟输入Q的第二下降沿提供十进制等价物。B.是1，而q一种问：C是0，给出十进制计数1。
同样，对于3rd.下降沿，q一种问：B.是1和qC在4的情况下仍然是0.TH.下降边缘，只有qCQ均为1一种问：B.是0等等。
通过这种方式，我们可以通过观察计数器的时序图来绘制真相表。事实表提供了应用输入时钟脉冲的计数。
因此，我们可以说异步计数器根据在布置的最小信号比特触发器上应用的时钟输入来计算二进制值。
由于8个状态，3位计数器也称为Mod 8计数器。
异步计数器的应用
这些用于需要低功耗的应用中。并且也用于分频器电路，环和约翰逊计数器。
发表评论