半加法器

定义:一半加法器是数字电路，可以产生添加结果两个1位数。它由两个输入端组成，通过它们可以给出1位数字进行处理。之后，半加法器产生数字的和，如果有进位，就进位。

仅凭它的名字就很容易猜到它的工作原理。这是因为字加法器由关键字组成“加”也就是任意数相加。但是这个关键词“半”表示。在通过数字电子产品的同时，您可能会面临这个问题。让我们讨论这是什么意思。

这个词“半”在加法器表示由加法器执行的添加将生成SUM比特和携带位之前，但是除了连续比特之外，将不会通过一个操作的这种运行。因此，它被称为半加法器。

虽然，加法器的主要意义是它可以进行添加，但除此之外，它也用于计算机系统的处理器，用于解决解码。我们还将在本文后面讨论其他至关重要的申请。

半加法电路

半加法器的电路可以在数字电子领域的基本构建块中设计，即逻辑门。半加加法器也可以在普及栅栏的帮助下设计。我们将在本文中讨论所有可能的设计。

在上面的电路图中，很明显，一个与门是与EX-OR门一起使用的。这是所有可能的半加法器设计中最简单的一种。要加的输入数字既要加到和门，也要加到EX-OR门。与门将产生执行的加法的和位，EX-OR门将产生进位作为输出。

半加法器真相表

任何数字电路的真实表都非常了解其操作。真相表包括所有可能的输入组合，可以给出数字电路和所有产生的输出。

使用NAND门的半加法器

半加加法器也可以在NAND门的帮助下设计。NAND门被认为是通用门。通用门可用于设计任何数字电路。在我们的电路设计过程中使用最小数量的盖茨总是简单富有高效的。设计半加法器所需的NAND门数为5。

第一个NAND门采用的输入是两个1位数。结果NAND操作输入将再次作为输入到3- NAND门以及原始输入。在这3个NAND门中，2-NAND门将产生输出，这将作为在最后连接的NAND门口的输入给出。连接在末端的栅极将产生和比特。在3所考虑的NAND门中，第三个NAND门将产生携带位。

在下面给出的等式的帮助下，可以更清楚地理解NAND操作。这些等式以NAND门执行的操作形式写入。

半加法器使用或门

NOR门也是通用门。因此，它还可以用于设计任何数字电路。半加加法器可以使用5或门设计。这是设计半加法器的最小数量或门口。

首先，在设计中使用三个或门，并且来自其中两种的输出或栅极的输出给予第四NOR门。从第二NOR门的输出给出到最后连接的栅极。这将生成添加两个1位数字的SUM位。

在方程的帮助下，可以更清楚地理解上述电路图的操作。可以根据逻辑门执行的NOR操作编写总和位和携带位。

使用基本门的半加法器

半加法器也可以使用基本门构造，例如不是门和门和门。要了解如何互连它们，以便他们构成半加法器，我们应该熟悉总和位和携带位的结果。

加法的结果携带比特只不过是两个输入的操作。并且结果的SUM位是操作数的EX-OR操作。设计这样的电路，该电路产生所需的结果，我们需要3 - 和栅极，2-not栅极和1或门。

NOT GATE将否定其中一个输入并与另一个原始输入组合并通过NAND门。必须注意，我们需要两个不是门，因为只有一个否定形式输入的一个输入将从一个NOR门传递。要生成对另一个输入的否定，我们需要另一个不是门。

因此，两个与门的输出将会作为或门的输入，或门将会产生两个1位数字相加的和位。第三个和门只需要两个输入就能产生加法的进位。

应用半加法器

半加法器用于计算机系统处理器的算术逻辑单元，用于执行输入的算术运算。此外，它也用于计算器的数字相加，在处理器的地址解码，表索引的计算等。